- 相關(guān)推薦
FPGA數據采集與回放系統設計論文
在個(gè)人成長(cháng)的多個(gè)環(huán)節中，大家或多或少都會(huì )接觸過(guò)論文吧，論文是我們對某個(gè)問(wèn)題進(jìn)行深入研究的文章。怎么寫(xiě)論文才能避免踩雷呢？下面是小編為大家整理的FPGA數據采集與回放系統設計論文，歡迎閱讀，希望大家能夠喜歡。
1系統及其原理
基于通用信號處理開(kāi)發(fā)板，利用FPGA技術(shù)控制AD9233芯片對目標模擬信號采樣，再將采樣量化后的數據寫(xiě)入USB接口芯片CY7C68013的FIFO中，FIFO寫(xiě)滿(mǎn)后采用自動(dòng)觸發(fā)工作方式將數據傳輸到PC機。利用VC＋＋6．0軟件編寫(xiě)上位機實(shí)現友好的人機交互界面，將傳輸到PC機上的數據進(jìn)行儲存和實(shí)時(shí)回放。本系統主要實(shí)現以下兩大功能：1）ADC模塊對目標模擬信號進(jìn)行采樣，利用FPGA技術(shù)將采樣后的數據傳輸到USB接口芯片CY7C68013的FIFO中存儲。2）運用USB2．0總線(xiàn)數據傳輸技術(shù)，將雷達回波信號數據傳輸到PC機實(shí)時(shí)回放。分為應用層、內核層和物理層3部分。應用層和內核層主要由軟件實(shí)現。應用層采用VC＋＋6．0開(kāi)發(fā)用戶(hù)界面程序，為用戶(hù)提供可視化操作界面。內核層基于DriverWorks和DDK開(kāi)發(fā)系統驅動(dòng)程序，主要起應用軟件與硬件之間的橋梁作用，把客戶(hù)端的控制命令或數據流傳到硬件中，同時(shí)把硬件傳輸過(guò)來(lái)的數據進(jìn)行緩存。物理層主要以FPGA為核心，對USB接口芯片CY7C68013進(jìn)行控制，通過(guò)USB2．0總線(xiàn)實(shí)現對中頻信號采集。系統設計采用自底向上的方法，從硬件設計開(kāi)始逐步到最終的應用軟件的設計。
2硬件設計
FPGA在觸發(fā)信號下，控制ADC采樣輸入信號，并存入FIFO中。當存滿(mǎn)時(shí)，將數據寫(xiě)入USB接口芯片CY7C68013，同時(shí)切換另一塊FIFO接收ADC轉換的數據，實(shí)現乒乓存儲，以提高效率。FPGA模塊的一個(gè)重要作用是控制USB接口芯片CY7C68013。當ADC采樣后，數據進(jìn)入FPGA模塊，FPGA控制數據流將其寫(xiě)入CY7C68013的FIFO中，以便于USB向PC機傳輸。CY7C68013的數據傳輸模式采用異步slaveFIFO和同步slaveFIFO切換模式。通過(guò)實(shí)測，前者傳輸速度約為5～10Mbit／s，后者傳輸速度最高可達20Mbit／s，傳輸速度的提高可通過(guò)更改驅動(dòng)程序的讀取方式實(shí)現。
3軟件設計
3．1USB驅動(dòng)程序設計
USB2．0總線(xiàn)傳輸技術(shù)最高速率可達480Mbit／s。本系統采用批量傳輸的slaveFIFO模式。CY7C68013芯片內部提供了多個(gè)FIFO緩沖區，外部邏輯可對這些端點(diǎn)FIFO緩沖區直接進(jìn)行讀寫(xiě)操作。在該種傳輸模式下，USB數據在USB主機與外部邏輯通信時(shí)無(wú)需CPU的干預，可大大提高數據傳輸速度。Cypress公司為CY7C68013芯片提供了通用的驅動(dòng)程序，用戶(hù)可根據需求開(kāi)發(fā)相應的固件程序。
3．2FPGA模塊程序設計
系統中FPGA模塊的核心作用是控制AD9233芯片進(jìn)行采樣。AD9233作為高速采樣芯片，其最高采樣速率達125Mbit／s，最大模擬帶寬為650MHz。通過(guò)改變采樣速率可使該系統采集不同速率需求的信號，擴展了該系統的應用范圍。描述FPGA控制USB數據寫(xiě)入接口芯片FIFO的狀態(tài)機如圖6所示。狀態(tài)1表示指向INFIFO，觸發(fā)FIFOADR［1：0］，轉向狀態(tài)2；狀態(tài)2表示若FIFO未滿(mǎn)則轉向狀態(tài)3，否則停留在狀態(tài)2；狀態(tài)3表示驅動(dòng)數據到總線(xiàn)上，通過(guò)觸發(fā)SLWR寫(xiě)數據到FIFO并增加FIFO的指針，然后轉向狀態(tài)4；狀態(tài)4表示若還有數據寫(xiě)則轉向狀態(tài)2，否則轉向完成。
3．3上位機設計
為實(shí)現人機交互，利用VC＋＋MFC在PC機上編寫(xiě)了可視化操作界面，即上位機。上位機既用于數據采集的控制，同時(shí)也用于采集數據的實(shí)時(shí)回放。上位機界面如圖7所示。上位機主要功能：
1）按下“檢測USB”按鈕，可檢測USB是否連接正常，并顯示USB基本信息。
2）按下“開(kāi)始采集”按鈕，可將采集的數據傳輸到PC機并實(shí)時(shí)回放數據波形；再次按下“開(kāi)始采集”按鈕，可暫停數據波形回放。
3）按下“保存數據”按鈕，可將采集的數據以＊．dat文件的形式存儲到PC機硬盤(pán)。
4）按下“結束采集”按鈕，可關(guān)閉采集系統并退出界面；或按下“確定”和“取消”按鈕，也可直接退出界面。
4系統實(shí)測
為了測試數據采集與回放系統，利用通用信號處理開(kāi)發(fā)板設計了DDS模塊。該DDS模塊產(chǎn)生一個(gè)正弦波作為測試信號，通過(guò)AD9744芯片轉換后變?yōu)槟M信號輸出，并將此輸出信號接至示波器以便驗證系統。數據采集與回放系統的實(shí)物圖及系統實(shí)測波形與回放波形。
5結束語(yǔ)
通過(guò)實(shí)際測試，基于FPGA的數據采集與回放系統達到了預期設計的要求。此系統能夠對目標模擬數據進(jìn)行采集，并能對采集的數據實(shí)時(shí)回放，且可將數據以＊．dat文件的形式存入PC機硬盤(pán)；系統具有高速的采集傳輸功能，上位機能夠實(shí)時(shí)、動(dòng)態(tài)地回放數據；信號采集板和處理板共用一套硬件，避免了重復制板，在實(shí)際調試時(shí)可方便地在信號采集與信號處理的工作模式間來(lái)回切換，提高了工作效率。原驅動(dòng)程序官方版本為了滿(mǎn)足通用性和穩定性的要求，限制了傳輸速率，本設計開(kāi)發(fā)了相應的USB驅動(dòng)程序，提高了傳輸速率。
【FPGA數據采集與回放系統設計論文】相關(guān)文章：
數據挖掘論文07-15
數據挖掘論文07-16
數據采集工程師崗位職責02-22
基于系統設計的科研管理論文03-21
解析科技競賽賽務(wù)系統的設計與實(shí)現論文04-19
綜合布線(xiàn)系統設計項目教學(xué)模式應用論文07-12
機器學(xué)習的服務(wù)器調優(yōu)系統設計論文04-20
[實(shí)用]數據挖掘論文15篇07-29