加法器實(shí)驗報告

時(shí)間：2020-10-06 19:12:47 報告我要投稿

加法器實(shí)驗報告

　　篇一：加法器實(shí)驗報告

加法器實(shí)驗報告

　　實(shí) 驗 _＿一＿＿

　　【實(shí)驗名稱(chēng)】

　　1位加法器

　　【目的與要求】

　　1. 掌握1位全加器的設計 2. 學(xué)會(huì )1位加法器的擴展

　　【實(shí)驗內容】

　　1. 設計1位全加器

　　2. 將1位全加器擴展為4位全加器 3. 使4位的全加器能做加減法運算

　　【操作步驟】

　　1. 1位全加器的設計

　�。�1）寫(xiě)出1位全加器的真值表

　�。�2）根據真值表寫(xiě)出表達式并化簡(jiǎn)

　�。�3）畫(huà)出邏輯電路

　�。�4）用quartusII進(jìn)行功能仿真，檢驗邏輯電路是否正確，將仿真波形截圖并粘貼于此

　�。�5）如果電路設計正確，將該電路進(jìn)行封裝以用于下一個(gè)環(huán)節 2. 將1位全加器擴展為4位全加器

　�。�1）用1位全加器擴展為4位的全加器，畫(huà)出電路圖

　�。�2）分別用兩個(gè)4位補碼的`正數和負數驗證加法器的正確性（注意這兩

　　個(gè)數之和必須在4位補碼的數的范圍內，這兩個(gè)數包括符號在內共4位），用quartusII進(jìn)行功能仿真并對仿真結果進(jìn)行截圖。

　　3. 將4位的全加器改進(jìn)為可進(jìn)行4位加法和減法的運算器

　�。�1）在4位加法器的基礎上，對電路進(jìn)行修改，使該電路不僅能進(jìn)行加

　　法運算而且還能進(jìn)行減法運算。畫(huà)出該電路

　�。�2）分別用兩個(gè)4位補碼的正數和負數驗證該電路的正確性（注意兩個(gè)

　　數之和必須在4位補碼的數的范圍內），用quartusII進(jìn)行功能仿真并對仿真結果進(jìn)行截圖。

　　【附錄】

　　篇二：加法器的基本原理實(shí)驗報告

　　一、實(shí)驗目的

　　1、了解加法器的基本原理。掌握組合邏輯電路在Quartus Ⅱ中的圖形輸入方法及文本輸入方法。

　　2、學(xué)習和掌握半加器、全加器的工作和設計原理

　　3、熟悉EDA工具Quartus II和Modelsim的使用，能夠熟練運用Vrilog HDL語(yǔ)言在Quartus II下進(jìn)行工程開(kāi)發(fā)、調試和仿真。

　　4、掌握半加器設計方法

　　5、掌握全加器的工作原理和使用方法

　　二、實(shí)驗內容

　　1、建立一個(gè)Project。

　　2、圖形輸入設計：要求用VHDL結構描述的方法設計一個(gè)半加器

　　3、進(jìn)行編譯，修改錯誤。

　　4、建立一個(gè)波形文件。（根據真值表）

　　5、對該VHDL程序進(jìn)行功能仿真和時(shí)序仿真Simulation

　　三、實(shí)驗步驟

　　1、啟動(dòng)QuartusⅡ

　　2、建立新工程 NEW PROJECT

　　3、設定項目保存路徑＼項目名稱(chēng)＼頂層實(shí)體名稱(chēng)

　　4、建立新文件 Blok Diagram/Schematic File

　　5、保存文件FILE /SAVE

　　6、原理圖設計輸入

　　元件符號放置通過(guò)EDIT_>SYMBOL 插入元件或點(diǎn)擊圖標

　　元件復制

　　元件移動(dòng)

　　元件轉動(dòng)

　　元件刪除

　　管腳命名 PIN_NAME

　　元件之間連線(xiàn)（直接連接，引線(xiàn)連接）

　　7、保存原理圖

　　8 、編譯：頂層文件設置，PROJECT_>Set as Top_Level

　　開(kāi)始編譯 processing_>Start Compilation

　　編譯有兩種：全編譯包括分析與綜合（Analysis&Synthesis）、適配(Fitter)、編程（assembler）時(shí)序分析（Classical Timing Analysis）4個(gè)環(huán)節，而這4個(gè)環(huán)節各自對應相應菜單命令，可單獨發(fā)布執行也可以分步執行

　　9 、邏輯符號生成 FILECreat/_update_>create Symbol File forCurrent File

　　10 、仿真

　　建立仿真wenjian

　　添加需要的輸入輸出管腳

　　設置仿真時(shí)間

　　設置柵格的大小

　　設置輸入信號的波形

　　保存文件，仿真

　　功能仿真：主要檢查邏輯功能是否正確，功能仿真方法如下：

　　1TOOL/SIMULATOR TOOL,在SIMULATOR MODE下選擇 Functional,在SIMULATION INPUT欄中指定波形激勵文件，單擊Gencrator Functional Simulator Netist,生成功能仿真網(wǎng)表文件。

　　四、實(shí)驗現象

　　任務(wù)1 : 邏輯符號生成